Prev PageHierarchyFilesModulesSignalsTasksFunctionsHelp
ABCDFIKLMNOPRSTUVWX

Signals index

O
 old_freq : dds_sample : reg
 old_ready : ac97commands : reg
 old_ready : dds_sample : reg
 old_ready : tone750hz : reg
P
 pcm_data : dds_sample : wire
Connects down to:tone750hz:tone:pcm_data 
 pcm_data : tone750hz : output reg
Connects up to:dds_sample:tone:pcm_data 
 pcount : user_updown3 : reg
 power_on_reset : dds_sample : wire
Connects down to:SRL16:reset_sr:Q , audio:myaudio:reset 
R
 ram0_address : dds_sample : output
 ram0_adv_ld : dds_sample : output
 ram0_bwe_b : dds_sample : output
 ram0_cen_b : dds_sample : output
 ram0_ce_b : dds_sample : output
 ram0_clk : dds_sample : output
 ram0_data : dds_sample : inout
 ram0_oe_b : dds_sample : output
 ram0_we_b : dds_sample : output
 ram1_address : dds_sample : output
 ram1_adv_ld : dds_sample : output
 ram1_bwe_b : dds_sample : output
 ram1_cen_b : dds_sample : output
 ram1_ce_b : dds_sample : output
 ram1_clk : dds_sample : output
 ram1_data : dds_sample : inout
 ram1_oe_b : dds_sample : output
 ram1_we_b : dds_sample : output
 RDY : dds_8bit : output
Connects up to:dds_sample:dds1:rdy 
 rdy : dds_sample : wire
Connects down to:dds_8bit:dds1:RDY 
 rdy : tone750hz : reg
 ready : ac97 : output reg
Connects up to:audio:ac97:ready 
 ready : ac97commands : input
Connects up to:audio:cmds:ready 
 ready : audio : output
Connects down to:ac97:ac97:ready , ac97commands:cmds:ready 
Connects up to:dds_sample:myaudio:audio_ready 
 ready : tone750hz : input
Connects up to:dds_sample:tone:audio_ready 
 reset : audio : input
Connects up to:dds_sample:myaudio:power_on_reset 
 reset : dds_sample : wire
Connects down to:user_updown3:uud1:reset , display_16hex:d1:reset 
 reset : debounce : input
 reset : display_16hex : input
Connects up to:dds_sample:d1:reset 
 reset : user_updown3 : input
Connects up to:dds_sample:uud1:reset 
 reset_count : audio : reg
 reset_count : display_16hex : reg
 rfd : dds_sample : wire
 right_data : ac97 : input
Connects up to:audio:ac97:right_out_data 
 right_in_data : ac97 : output reg
Connects up to:audio:ac97:right_in_data 
 right_in_data : audio : wire
Connects down to:ac97:ac97:right_in_data 
 right_out_data : audio : wire
Connects down to:ac97:ac97:right_data 
 right_valid : ac97 : input
 rs232_cts : dds_sample : input
 rs232_rts : dds_sample : output
 rs232_rxd : dds_sample : input
 rs232_txd : dds_sample : output
S
 SINE : dds_8bit : output
Connects up to:dds_sample:dds1:sine 
 sine : dds_sample : wire
Connects down to:dds_8bit:dds1:SINE 
 source : ac97commands : input
Connects up to:audio:cmds:source 
 source : audio : wire
Connects down to:ac97commands:cmds:source 
 state : ac97commands : reg
 state : display_16hex : reg
 switch : dds_sample : input
 systemace_address : dds_sample : output
 systemace_ce_b : dds_sample : output
 systemace_data : dds_sample : inout
 systemace_irq : dds_sample : input
 systemace_mpbrdy : dds_sample : input
 systemace_oe_b : dds_sample : output
 systemace_we_b : dds_sample : output
ABCDFIKLMNOPRSTUVWX
Next PageHierarchyFilesModulesSignalsTasksFunctionsHelp
This page: Created:Thu Dec 8 21:42:35 2005
Verilog converted to html by v2html 7.30 (written by Costas Calamvokis).Help